



Logiques de programmes, sixième cours

Logiques pour la mémoire faiblement cohérente

Xavier Leroy

2021-04-08

Collège de France, chaire de sciences du logiciel

xavier.leroy@college-de-france.fr

**La cohérence séquentielle :
un modèle idéalisé
de programmation parallèle**


La cohérence séquentielle (*sequential consistency*)

A multiprocessor system is sequentially consistent if the result of any execution is the same as if the operations of all the processors were executed in some sequential order, and the operations of each individual processor appear in this sequence in the order specified by its program
(L. Lamport, 1978)

Pour un système à mémoire partagée : l'état de la mémoire partagée est le résultat d'un **entrelacement** des opérations des différents processus.


Deux implémentations séquentiellement cohérentes (SC)

1. Temps partagé sur un unique processeur.
2. Système multiprocesseur avec un seul «guichet» d'accès à la mémoire.




Deux implémentations séquentiellement cohérentes (SC)

1. Temps partagé sur un unique processeur.
2. Système multiprocesseur avec un seul «guichet» d'accès à la mémoire.



Deux implémentations séquentiellement cohérentes (SC)

1. Temps partagé sur un unique processeur.
2. Système multiprocesseur avec un seul «guichet» d'accès à la mémoire.



Une sémantique formelle très naturelle

Rappel du cours 4 :

Sémantique de la construction $c_1 \parallel c_2$:

un **entrelacement** des réductions de c_1 et c_2 .

$(a_1 \parallel a_2)/h \rightarrow 0/h$ (ou toute combinaison de a_1 et a_2)

$(c_1 \parallel c_2)/h \rightarrow (c'_1 \parallel c_2)/h'$ si $c_1/h \rightarrow c'_1/h'$

$(c_1 \parallel c_2)/h \rightarrow (c_1 \parallel c'_2)/h'$ si $c_2/h \rightarrow c'_2/h'$

$(c_1 \parallel c_2)/h \rightarrow \text{err}$ si $c_1/h \rightarrow \text{err}$ ou $c_2/h \rightarrow \text{err}$

Notre sémantique du parallélisme en PTR était SC sans le savoir!

Le modèle SC définit précisément la sémantique des programmes parallèles **même lorsqu'ils contiennent des courses critiques.**

Cela ouvre la voie à des algorithmes parallèles qui utilisent des courses critiques de manière bien contrôlée.

Ces algorithmes sont utiles lorsque les instructions atomiques du processeur ou les sections critiques du langage ne sont pas disponibles ou sont trop coûteuses.

L'algorithme d'exclusion mutuelle de Peterson

```
flag : bool[2] = {false, false}; turn : {0, 1};
```

```
flag[0] := true;  
turn := 1;  
while flag[1] ∧ turn = 1  
do skip done;  
// début de section critique  
...  
// fin de section critique  
flag[0] := false
```

```
flag[1] := true;  
turn := 0;  
while flag[0] ∧ turn = 0  
do skip done;  
// début de section critique  
...  
// fin de section critique  
flag[1] := false
```

L'algorithme d'exclusion mutuelle de Peterson


```
flag : bool[2] = {false, false}; turn : {0, 1};
```

```
flag[0] := true;  
turn := 1;  
while flag[1] ∧ turn = 1  
do skip done;  
// début de section critique  
...  
// fin de section critique  
flag[0] := false
```

```
flag[1] := true;  
turn := 0;  
while flag[0] ∧ turn = 0  
do skip done;  
// début de section critique  
...  
// fin de section critique  
flag[1] := false
```

Par énumération des entrelacements SC, on peut montrer que les deux processus sont simultanément en section critique seulement si $flag[0] = flag[1] = true \wedge turn = 0 \wedge turn = 1$, ce qui est impossible.

Le verrouillage par ticket (*ticket lock*)



Un processus qui veut entrer en section critique

- Prend le prochain ticket (incrément atomique)
- Attend que le numéro sur son ticket soit affiché.

Ayant fini sa section critique, il fait afficher le numéro suivant.

Le verrouillage par ticket (*ticket lock*)

Deux variables globales : `next` et `now_serving`, initialement 0.

```
lock() {  
    int t = fetch_and_add(&next, 1);    // incrément atomique  
    while (now_serving != t) pause();  // lecture non atomique  
}  
  
unlock() {  
    now_serving = now_serving + 1;    // incrément non atomique  
}
```

L'incrément de `next` doit être atomique
(sinon deux processus pourraient avoir le même ticket).

Les accès à `now_serving` peuvent être non atomiques.

**La réalité :
les modèles mémoire
faiblement cohérents**

Une épreuve de vérité (*litmus test*)

Un bout de l'algorithme de Dekkers pour l'exclusion mutuelle :

$$\begin{array}{l|l} \text{set}(X, 1); & \text{set}(Y, 1); \\ \text{let } a = \text{get}(Y) & \text{let } b = \text{get}(X) \end{array}$$

Initialement, $X = Y = 0$.

Dans le modèle SC :

- soit $\text{set}(X, 1)$ est exécuté en premier, et alors $b = 1$ à la fin;
- soit $\text{set}(Y, 1)$ est exécuté en premier, et alors $a = 1$ à la fin.

Donc, l'état final $a = b = 0$ est impossible.

Réfutation expérimentale

On écrit le test en assembleur x86 (pour bien contrôler le code) :

```
X86_64 Dekker
{ want0=0; want1=0; }
  P0                | P1 ;
  movl $1,(want0)   | movl $1,(want1) ;
  movl (want1),%eax | movl (want0),%eax ;
exists (0:rax=0 /\ 1:rax=0)
```


On l'exécute avec l'outil litmus7 :

```
Test Dekker Allowed
Histogram (4 states)
178      *>0:rax=0; 1:rax=0;
1999870:>0:rax=1; 1:rax=0;
1999881:>0:rax=0; 1:rax=1;
71       :>0:rax=1; 1:rax=1;
```

Le modèle de cohérence séquentielle n'est respecté

- ni par les **architectures matérielles** contemporaines (afin d'offrir des systèmes mémoire plus performants),
- ni par les **compilateurs** optimisants (afin d'améliorer les performances du code produit).

Matériel : les tampons en écriture (*write buffers, store buffers*)



(Higham, Jackson, Kawash, 2007)

Chaque processeur place ses écritures dans un tampon en attendant qu'elles soient transmises à la mémoire partagée.

Les écritures d'un processeur sont visibles immédiatement de ce processeur, mais pas immédiatement des autres processeurs.

Une exécution non-SC

```
set(X, 1);           || set(Y, 1);  
let a = get(Y)      || let b = get(X)
```

	Processeur 1	Processeur 2
Temps $t = 0$	met $X \leftarrow 1$ dans son tampon	met $Y \leftarrow 1$ dans son tampon
Temps $t = 1$	lit $Y = 0$ depuis la mémoire partagée	
Temps $t = 2$		lit $X = 0$ depuis la mémoire partagée
Temps $t = 3$	transmet $X \leftarrow 1$ à la mémoire partagée	
Temps $t = 4$		transmet $Y \leftarrow 1$ à la mémoire partagée

Le processeur peut réordonner au vol les instructions (*out-of-order execution*), afin de démarrer plus tôt les instructions qui prennent longtemps (p.ex. les lectures mémoire).

écrire X; ... ; lire Y \rightarrow lire Y; écrire X; ...

Cette exécution dans le désordre est souvent spéculative : si le processeur se rend compte que $X = Y$, il annule la lecture anticipée de Y, ou la satisfait par l'écriture de X (*forwarding*).

Une autre exécution non-SC

Code machine :

<code>set(X, 1);</code>		<code>set(Y, 1);</code>
<code>let a = get(Y)</code>		<code>let b = get(X)</code>

Code exécuté par le processeur après réordonnancement au vol :

<code>let a = get(Y) in</code>		<code>let b = get(X) in</code>
<code>set(X, 1)</code>		<code>set(Y, 1)</code>

On peut évidemment terminer avec $a = b = 0$.

Matériel : accès mémoire fractionnés

Une donnée mal alignée peut être à cheval sur deux lignes de cache, et nécessiter deux accès mémoire pour l'écrire ou pour la lire.

```
set(X, 0x12345678) || let a = get(X)
```

peut être exécuté comme

```
set(X1, 0x1234); || let a1 = get(X1) in  
set(X2, 0x5678); || let a2 = get(X2) in  
|| let a = a1 << 16 | a2
```

Une exécution non-SC avec valeurs *ex nihilo* (values out of thin air)

`set(X, 0x12345678) || let a = get(X)`

Partant de $X = 0$, il y a deux exécutions SC :

$a = 0$ ou $a = 0x12345678$.

`set(X1, 0x1234);` `let a1 = get(X1) in`
`set(X2, 0x5678);` `let a2 = get(X2) in`
 `let a = a1 << 16 | a2`

Après fractionnement des accès mémoire, un troisième résultat est possible : $a = 0x12340000$, provenant de $a_1 = 0x1234$ et $a_2 = 0$.

Note : la valeur $0x12340000$ n'apparaît pas dans le code initial!

Utiliser des instructions **barrières** qui empêchent le processeur de réordonner certains accès en mémoire :

- Barrière «forte» : préserve l'ordre entre les accès avant la barrière et ceux après la barrière.
- Barrière «faible» : préserve l'ordre entre les lectures avant la barrière et les accès après la barrière.

Autres instructions avec des comportements mémoire spéciaux :

- instructions «verrouillées» (préfixe `lock` en x86);
- *load-acquire* et *store-release* (Itanium, ARM);
- etc.

Le compilateur peut réordonner des lectures et des écritures indépendantes (à des adresses X , Y garanties différentes).

Typiquement, les lectures sont anticipées et les écritures sont retardées.

écrire X ; ... ; lire Y \rightarrow lire Y ; écrire X ; ...

\rightarrow Mêmes comportements non-SC que le réordonnement dynamique fait par certains processeurs.

Un cas particulier de *Common Subexpression Elimination*.

let $a = \text{get}(X)$ in		let $a = \text{get}(X)$ in
...		...
(pas d'écriture de X)	\rightsquigarrow	...
...		...
let $b = \text{get}(X)$ in		let $b = a$ in
...		...

```
let a = get(X) in   || set(X, 1);  
let b = get(Y) in   || set(Y, 1);  
let c = get(X)
```

Avec $X = Y = 0$ initialement, aucune exécution SC ne termine avec $(a, b, c) = (0, 1, 0)$.

Après factorisation du `get(X)`, on a `let c = a` et le résultat $(a, b, c) = (0, 1, 0)$ est possible.

Optimisations du compilateur : déplacement de code invariant

Un même calcul effectué à chaque tour de boucle peut être effectué avant la boucle :

		<code>t := j × 10;</code>
<code>for i = 0 to 99 do</code>	<code>↔</code>	<code>for i = 0 to 99 do</code>
<code>A[i] := i + j × 10</code>		<code>A[i] := i + t</code>
<code>done</code>		<code>done</code>

Cela peut «casser» les codes qui font de l'attente active :

		<code>t := get(X);</code>
<code>do</code>	<code>↔</code>	<code>do</code>
<code>t := get(X)</code>		<code>skip</code>
<code>while t = 0</code>		<code>while t = 0</code>

Désactiver les optimisations ? Jamais !

Informez le compilateur des accès mémoire qui constituent des communications inter-processus, afin de les compiler spécialement :

- modificateur `volatile` (C, C++, Java)
- bibliothèque d'opérations atomiques (C/C++ 2011)
- etc.

Diverses opérations atomiques : lecture, écriture, *fetch-and-add*, *compare-and-swap*,

Chaque opération est annotée par le mode de cohérence mémoire exigé :

<code>memory_order_seq_cst</code>		cohérence séquentielle
<code>memory_order_acq_rel</code>	}	juste assez pour le passage de messages
<code>memory_order_acquire</code>		
<code>memory_order_release</code>		
<code>memory_order_consume</code>		
<code>memory_order_relaxed</code>		aucune garantie hors l'atomicité

DRF + CSL = ♥

**Logique de séparation concurrente
et garantie DRF**

La garantie DRF (*Data Race Free*)

Une propriété d'un modèle mémoire relâché :

*Si un programme s'exécute dans le modèle SC sans faire de courses critiques,
alors il s'exécute dans le modèle relâché exactement
comme dans le modèle SC.*

En d'autres termes : pour un programme sans courses critiques, les relaxations du modèle mémoire n'ajoutent pas de comportements par rapport aux comportements SC.

Cette garantie DRF semble vraie de / est revendiquée par tous les modèles mémoires connus (de processeurs ou de langages).

Si un programme comprenant des sections critiques, des opérations atomiques, et autres dispositifs de synchronisation s'exécute dans le modèle SC sans faire de courses critiques,

alors il s'exécute dans le modèle relâché exactement comme dans le modèle SC,

à condition que les dispositifs de synchronisation soient correctement implémentés.

«Correctement implémentés» = avec les barrières mémoire qui suffisent pour garantir l'absence de comportements non-SC.

Exemples d'implémentations de verrous

x86: lock

```
    movl  $1, %edx
.L2: movl  %edx, %eax
    xchgb (%rdi), %al
    testb %al, %al
    jne   .L2
```

unlock

```
    movb  $0, (%rdi)
```

Power: lock

```
.L2: lbarx  9,0,3
     stbcx. 10,0,3
     bne    0, .L2
     isync
     andi.  9,9,0xff
     bne    0, .L2
```

unlock

```
     lwsync
     li    9,0
     stb   9,0(3)
```

Un point subtil de l'implémentation x86

Avant 1999, le noyau Linux implémentait `unlock` avec une instruction atomique

```
lock; btr $0, (...)
```

au lieu d'une simple écriture

```
movb $0, (...)
```

Une longue discussion a conclut qu'une simple écriture suffit car l'architecture x86 est de type TSO :

L'écriture de 0 dans le verrou n'est pas immédiatement visible des autres processus qui attendent de prendre le verrou, mais lorsqu'elle devient visible, toutes les écritures précédentes sont déjà visibles et les lectures précédentes sont déjà effectuées.

Un grand nombre d'optimisations à la compilation sont correctes pour les programmes sans courses critiques.

(Correctes = tous les comportements du programme optimisé sont des comportements possibles du programme source.
L'optimisation n'a pas introduit de nouveaux comportements.)

Compatibilité avec les optimisations de compilateurs

Transformation	SC	DRF guarantee	JMM
Trace-preserving transformations	✓	✓	✓
Reordering normal memory accesses	×	✓	×
Redundant read after read elimination	✓	✓	×
Redundant read after write elimination	✓	✓	✓
Irrelevant read elimination	✓	✓	✓
Irrelevant read introduction	✓	?	×
Redundant write before write elimination	✓	✓	✓
Redundant write after read elimination	✓	✓	×
Roach-motel reordering	×(✓ for locks)	✓	×
External action reordering	×	✓	×

J. Ševčík, *Program Transformations in Weak Memory Models*, PhD, 2008.

Comment montrer l'absence de courses critiques ?

L'hypothèse «le programme n'a pas de courses critiques dans le modèle SC» est forte ! Comment l'établir ?

- Démonstration *ad hoc*.
- Système de types (\approx Rust).
- Analyse statique (Infer, etc).
- Vérification déductive en logique de séparation concurrente !

Rappel du 4^e cours : si $J \vdash \{ P \} c \{ Q \}$, alors c s'exécute sans courses critiques, dans une sémantique par entrelacements équivalente à SC.

Si un programme est *vérifiable en logique de séparation concurrente* (incluant sections critiques, sections atomiques, etc),

alors il s'exécute correctement dans un modèle mémoire relâché qui offre la garantie DRF,

à condition que les sections critiques / atomiques soient correctement implémentées.

Une démonstration directe de la garantie CSL pour un modèle TSO

Nous allons montrer la correction sémantique de la logique de séparation concurrente pour une variante de notre langage PTR munie de tampons d'écriture (modèle appelé TSO) :

Tampons (*store buffers*) $s ::= \varepsilon \mid (\ell, v) \cdot s$

On considère des configurations globales (du programme entier)

$$((c_1/s_1) \parallel \dots \parallel (c_n/s_n)) / h$$

composées de n processus $c_1 \dots c_n$, chacun avec son tampon s_i , le tout dans une mémoire globale h .

On considère aussi des configurations locales (d'un processus)

$$c/s/h$$

À tout moment un processus peut effectuer l'écriture la plus ancienne de son tampon :

$$c/s \cdot (\ell, v)/h \rightarrow c/s/h[\ell \leftarrow v]$$

Les constructions de base ont leur sémantique habituelle :

$$(\text{let } x = a \text{ in } c)/s/h \rightarrow c[x \leftarrow \llbracket a \rrbracket]/s/h$$

$$(\text{let } x = c_1 \text{ in } c_2)/s/h \rightarrow (\text{let } x = c'_1 \text{ in } c_2)/s'/h' \\ \text{si } c_1/s/h \rightarrow c'_1/s'/h'$$

$$(\text{let } x = c_1 \text{ in } c_2)/s/h \rightarrow \text{err} \quad \text{si } c_1/s/h \rightarrow \text{err}$$

Réductions locales : constructions impératives

Les constructions impératives écrivent dans s (le tampon) et lisent dans $s \triangleright h$, le tas h mis à jour d'après s :

$$\varepsilon \triangleright h = h \quad ((\ell, v) \cdot s) \triangleright h = (s \triangleright h)[\ell \leftarrow v]$$

$$\text{get}(a)/s/h \rightarrow (s \triangleright h)(\llbracket a \rrbracket)/s/h \quad \text{si } \llbracket a \rrbracket \in \text{Dom}(s \triangleright h)$$

$$\text{set}(a, a')/s/h \rightarrow 0/(\llbracket a \rrbracket, \llbracket a' \rrbracket) \cdot s/h \quad \text{si } \llbracket a \rrbracket \in \text{Dom}(s \triangleright h)$$

$$\text{get}(a)/s/h \rightarrow \text{err} \quad \text{si } \llbracket a \rrbracket \notin \text{Dom}(s \triangleright h)$$

$$\text{set}(a, a')/s/h \rightarrow \text{err} \quad \text{si } \llbracket a \rrbracket \notin \text{Dom}(s \triangleright h)$$

Réductions locales : sections atomiques

Comme dans PTR, les sections atomiques s'exécutent comme un seul «grand pas» :

$$\begin{array}{ll} \text{atomic}(c)/s/h \rightarrow a/\varepsilon/h' & \text{si } c/s/h \xrightarrow{*} a/\varepsilon/h' \\ \text{atomic}(c)/s/h \rightarrow \text{err} & \text{si } c/s/h \xrightarrow{*} \text{err} \end{array}$$

Cependant, il faut que le tampon soit vide à la fin de la section atomique (\approx on met une barrière en écriture à la fin).

Lorsqu'on crée un invariant de ressources, il faut aussi que le tampon soit vide, d'où la construction $\text{mkinv}(c)$:

$$\text{mkinv}(c)/\varepsilon/h \rightarrow c/\varepsilon/h$$

À chaque étape on réduit localement un des processus c_i/s_i de la composition parallèle, les autres étant inchangés.

$$\frac{c_i/s_i/h \rightarrow c'/s'/h'}{(\dots \parallel (c_i/s_i) \parallel \dots) / h \rightarrow (\dots \parallel (c'/s') \parallel \dots) / h'}$$

$$\frac{c_i/s_i/h \rightarrow \text{err}}{(\dots \parallel (c_i/s_i) \parallel \dots) / h \rightarrow \text{err}}$$

Pour PTR dans le modèle SC, on avait décomposé l'état mémoire courant h en trois parties disjointes :

$$h = h_1 \uplus h_j \uplus h_f$$

h_1 est la mémoire propre à c .

h_j est la mémoire partagée accessible aux sections atomiques.

h_f est la mémoire «encadrante», incluant les mémoires propres des processus s'exécutant en parallèle avec c .

Pour PTR dans le modèle TSO, on va décomposer l'état mémoire courant h et le tampon s de la commande c comme suit :

$$h = h_u \uplus h_j \quad s \triangleright h_u = h_1 \uplus h_f$$

La mémoire principale h se décompose en mémoire partagée h_j et mémoire non partagée h_u .

La mémoire non partagée h_u , mise à jour d'après le tampon s , se décompose en h_1 , la mémoire propre à c , et h_f , l'encadrement.

Présentation équivalente :

$$s \triangleright h = h_1 \uplus h_j \uplus h_f \quad \text{avec} \quad \text{Dom}(s) \cap \text{Dom}(h_j) = \emptyset$$

Le triplet sémantique

On définit le triplet sémantique $J \models \{\{ P \} \} c \{\{ Q \} \}$ comme suit :

$$J \models \{\{ P \} \} c \{\{ Q \} \} \stackrel{\text{def}}{=} \forall n, h, P h \Rightarrow \text{Safe}^n c h Q J$$

Comme au 4^e cours, on a :

$$\text{Safe}^0 c h Q J \quad \frac{Q \llbracket a \rrbracket h}{\text{Safe}^{n+1} a h Q J} \quad \frac{(\forall a, c \neq a) \quad \dots}{\text{Safe}^{n+1} c h Q J}$$

Le triplet sémantique

Le cas récursif : une étape de réduction de $c/s/h$.

$$\forall a, c \neq a$$

$$\forall s, h, h_j, h_f, s \triangleright h = h_1 \uplus h_j \uplus h_f \wedge \text{Dom}(s) \cap \text{Dom}(h_j) = \emptyset \wedge J h_j \Rightarrow \\ c/s/h \not\rightarrow \text{err}$$

$$\forall s, h, h_j, h_f, c', s', h',$$

$$s \triangleright h = h_1 \uplus h_j \uplus h_f \wedge \text{Dom}(s) \cap \text{Dom}(h_j) = \emptyset$$

$$\wedge J h_j \wedge c/s/h \rightarrow c'/s'/h'$$

$$\Rightarrow \exists h'_1, h'_j, s' \triangleright h' = h'_1 \uplus h'_j \uplus h_f \wedge \text{Dom}(s') \cap \text{Dom}(h'_j) = \emptyset$$

$$\wedge J h'_j \wedge \text{Safe}^n c' h'_1 Q$$

$$\text{Safe}^{n+1} c h_1 Q$$

Vérification des règles de la logique

Il reste à montrer que ce triplet sémantique $J \models \{\{P\}\} c \{\{Q\}\}$ satisfait les règles de la logique de séparation concurrente. Les deux cas intéressants concernent les sections atomiques.

$$\frac{\text{emp} \vdash \{P \star J\} c \{\lambda v. Q v \star J\}}{J \vdash \{P\} \text{ atomic } c \{Q\}}$$

À la fin de l'exécution de c on a une décomposition

$\varepsilon \triangleright h' = (h'_1 \uplus h'_j) \uplus \emptyset \uplus h_f$ que l'on réécrit en $\varepsilon \triangleright h' = h'_1 \uplus h'_j \uplus h_f$.

Il est crucial que le tampon final s' soit ε car sinon la contrainte $Dom(s') \cap Dom(h'_j) = \emptyset$ ne serait pas satisfaite.

Vérification des règles de la logique

Concernant l'ajout d'un invariant J' dans J :

$$\frac{J \star J' \vdash \{P\} c \{Q\}}{J \vdash \{P \star J'\} \text{mkinv} c \{\lambda v. Q v \star J'\}}$$

Au début de l'exécution on a une décomposition

$s \triangleright h = (h_1 \uplus h'_j) \uplus h_j \uplus h_f$ que l'on réécrit en

$s \triangleright h = h_1 \uplus (h_j \uplus h'_j) \uplus h_f.$

Là aussi, il faut forcer $s = \varepsilon$ pour satisfaire

$\text{Dom}(s) \cap \text{Dom}(h_j \uplus h'_j) = \emptyset$ à coup sûr.

C'est la construction `mkinv` qui force à vider le tampon.

Une limitation : notre formalisation ne permet pas de justifier l'implémentation de `unlock(ℓ) = atomic(set(ℓ , 0))` par une écriture normale, sans vidage du tampon.

C'est un aspect de TSO que nous n'avons pas capturé.

Une force : cela rend notre démonstration adaptable à des modèles mémoires plus relâchés que TSO, en particulier PSO (*Partial Store Ordering*), où cette optimisation de `unlock` n'est pas valide.

Dans le modèle PSO, les écritures à des adresses différentes peuvent être réordonnées, et donc «sortir» du tampon en écriture dans un ordre différent de l'ordre d'exécution du processus :

$$c/s_1 \cdot (\ell, v) \cdot s_2/h \rightarrow c/s_1 \cdot s_2/h[\ell \leftarrow v] \quad \text{si } \ell \notin \text{Dom}(s_2)$$

Ici, l'écriture en ℓ «passe devant» les écritures s_2 .

Cela ne change rien à la correction sémantique de la logique, car

$$(s_1 \cdot (\ell, v) \cdot s_2) \triangleright h = (s_1 \cdot s_2) \triangleright (h[\ell \leftarrow v]) \quad \text{si } \ell \notin \text{Dom}(s_2)$$

Une logique pour *release-acquire*

Le modèle *release-acquire*

Une écriture de type *release* garantit que les écritures et lectures précédentes ont été effectuées.

(Pas de réordonnancement de $X; W_{rel}$ en $W_{rel}; X$.)

Une lecture de type *acquire* garantit que les lectures et écritures suivantes n'ont pas commencé.

(Pas de réordonnancement de $R_{acq}; X$ en $X; R_{acq}$.)

Utilisation pour le passage de messages

```
// préparation du message
// écritures non atomiques (na)
setna(msg, ...);
setna(msg + 1, ...);
setna(msg + 2, ...);
// envoi du message
setrel(ready, 1)
```

```
// attente du message
// lire ready jusqu'à ≠ 0
while getacq(ready) = 0 do skip;
// lecture du message
// lectures non atomiques
let x = getna(msg) in
...
```

Une forme légère de synchronisation et de transmission de ressources, sans exclusion mutuelle.

Utilisation pour implémenter les verrous

Libérer un verrou est une simple écriture de type *release* :

$$\text{unlock}(\ell) = \text{set}_{rel}(\ell, 0)$$

Prendre un verrou nécessite une instruction atomique, p.ex. *Compare And Swap*, en mode *acquire* :

$$\text{lock}(\ell) = \text{while } (\text{CAS}_{acq}(\ell, 0, 1) \neq 0) \text{ do skip}$$

On peut améliorer les performances avec une attente active utilisant des lectures de type *relaxed* :

$$\text{spin}(\ell) = \text{while } (\text{get}_{rlx}(\ell) \neq 0) \text{ do skip}$$

$$\text{lock}(\ell) = \text{do } \text{spin}(\ell) \text{ while } (\text{CAS}_{acq}(\ell, 0, 1) \neq 0)$$

Pour une architecture TSO comme x86 : rien à faire!

- Les écritures normales ont la sémantique *release*.
- Les lectures normales ont la sémantique *acquire*.

Pour une architecture plus relâchée (Power, ARM) :

- Des barrières mémoire moins coûteuses que les barrières qui garantissent SC.

Une logique de séparation concurrente pour une partie des *low-level atomics* de C/C++ 2011.

$c ::= a$	expression pure
$\text{let } x = c \text{ in } c'$	séquencement et liaison
$\text{if } a \text{ then } c_1 \text{ else } c_2$	conditionnelle
$\text{repeat } c$	répétition tant que = 0
$c_1 \parallel c_2$	exécution parallèle
$\text{alloc}()$	allocation
$\text{get}_x(a)$	lecture mémoire
$\text{set}_y(a, a')$	écriture mémoire
$\text{CAS}_{z,x}(a, a', a'')$	<i>Compare And Swap</i>
$X ::= \text{sc} \mid \text{acq} \mid \text{rlx} \mid \text{na}$	type de lecture
$Y ::= \text{sc} \mid \text{rel} \mid \text{rlx} \mid \text{na}$	type d'écriture
$Z ::= \text{sc} \mid \text{rel_acq} \mid \text{acq} \mid \text{rel}$	type de CAS

Les assertions de la logique RSL

Assertions, préconditions :

$P ::= \langle A \rangle \mid \text{true} \mid P \star P'$

| $\ell \stackrel{\pi}{\mapsto} v$ la case ℓ contient v avec permission π

| $Acq(\ell, \Phi) \mid Rel(\ell, \Phi)$ invariants de ressources

| $RMWAcq(\ell, \Phi)$ invariant de ressource

| $Init(\ell)$ l'invariant a été établi

| $Uninit(\ell)$ la case ℓ vient d'être allouée

Postconditions, invariants de ressources :

$Q, \Phi ::= \lambda v. P$

Les accès non atomiques sont comme en logique de séparation standard :

$$\begin{array}{l} \{ \text{emp} \} \quad \text{alloc}() \quad \{ \lambda l. \text{Uninit}(l) \} \\ \{ l \overset{\pi}{\mapsto} v \} \quad \text{get}_{na}(l) \quad \{ \lambda x. \langle x = v \rangle \star l \overset{\pi}{\mapsto} v \} \\ \{ \text{Uninit}(l) \vee l \overset{1}{\mapsto} - \} \quad \text{set}_{na}(l, v) \quad \{ \lambda -. l \overset{1}{\mapsto} v \} \end{array}$$

(Le rôle de *Uninit* est d'empêcher de lire depuis une case mémoire allouée mais non initialisée.)

Écritures en mode *release*, lectures en mode *acquire*

$Rel(\ell, \Phi)$ donne la permission d'écrire à l'adresse ℓ une valeur v satisfaisant Φv .

$Acq(\ell, \Phi)$, en conjonction avec $Init(\ell)$, donne la permission de lire l'adresse ℓ , obtenant une valeur v et la ressource Φv .

$$\begin{aligned} & \{ emp \} \text{ alloc}() \quad \{ \lambda \ell. Rel(\ell, \Phi) \star Acq(\ell, \Phi) \} \\ & \{ Rel(\ell, \Phi) \star \Phi v \} \text{ set}_{rel}(\ell, v) \quad \{ Rel(\ell, \Phi) \star Init(\ell) \} \\ & \{ Acq(\ell, \Phi) \star Init(\ell) \} \text{ get}_{acq}(\ell) \quad \{ \lambda v. \Phi v \star Acq(\ell, \Phi[v \leftarrow emp]) \} \end{aligned}$$

On peut lire plusieurs fois la même valeur, mais les lectures suivantes ne transfèrent pas de ressources :

$$\Phi[v \leftarrow emp] \stackrel{def}{=} \lambda v'. \text{ if } v' = v \text{ then } emp \text{ else } \Phi v'.$$

Exemple de transfert de ressources

On a un tampon b (non atomique) et un drapeau x (atomique).

On prend $\Phi = \lambda v. \text{if } v = 0 \text{ then emp else } b \xrightarrow{1} 53$.

```
let  $x = \text{alloc}()$  in let  $b = \text{alloc}()$  in  $\text{set}_{rel}(x, 0)$ ;  
  {  $U\text{unit}(b) * Rel(x, \Phi) * \text{Init}(x) * \text{Acq}(x, \Phi)$  }
```

```
{  $U\text{unit}(b) * Rel(x, \Phi)$  }  
   $\text{set}_{na}(b, 53)$ ;  
  {  $b \xrightarrow{1} 53 * Rel(x, \Phi)$  }  
 $\Rightarrow$  {  $\Phi 1 * Rel(x, \Phi)$  }  
   $\text{set}_{rel}(x, 1)$ 
```

```
{  $\text{Init}(x) * \text{Acq}(x, \Phi)$  }  
  repeat  $\text{get}_{acq}(x)$ ;  
  {  $\exists v \neq 0, \Phi v$  }  $\Rightarrow$  {  $b \xrightarrow{1} 53$  }  
  let  $n = \text{get}_{na}(b)$  in  
  {  $b \xrightarrow{1} 53 * \langle n = 53 \rangle$  }
```

Plusieurs lecteurs, plusieurs écrivains

Les permissions pour écrire sont duplicables :

$$\text{Init}(\ell) = \text{Init}(\ell) \star \text{Init}(\ell) \quad \text{Rel}(\ell, \Phi) = \text{Rel}(\ell, \Phi) \star \text{Rel}(\ell, \Phi)$$

Les permissions pour lire sont sécables :

$$\text{Acq}(\ell, \lambda v. \Phi_1 v \star \Phi_2 v) = \text{Acq}(\ell, \Phi_1) \star \text{Acq}(\ell, \Phi_2)$$

Exemple : un écrivain, deux lecteurs.

```
setna(a, 13);  
setna(b, 17);  
setrel(x, 1);
```

	repeat get _{acq} (x); { a $\xrightarrow{1}$ 13 }		repeat get _{acq} (x); { b $\xrightarrow{1}$ 17 }
--	--	--	--

Compare And Swap

$$\{ \text{emp} \} \text{alloc}() \{ \lambda \ell. \text{Rel}(\ell, \Phi) \star \text{RMWAcq}(\ell, \Phi) \}$$

Les permissions RMWAcq sont duplicables :

$$\text{RMWAcq}(\ell, \Phi) \star \text{RMWAcq}(\ell, \Phi) = \text{RMWAcq}(\ell, \Phi)$$

La règle pour $\text{CAS}_{X,rlx}$:

$$P \Rightarrow \text{Init}(\ell) \star \text{RMWAcq}(\ell, \Phi) \star \text{true}$$

$$P \star \Phi v \Rightarrow \text{Rel}(\ell, \Psi) \star \Psi v' \star R 1$$

$$P \Rightarrow R 0$$

$$X \in \{ \text{rel}, \text{rlx} \} \Rightarrow \Phi v = \text{emp} \quad X \in \{ \text{acq}, \text{rlx} \} \Rightarrow \Psi v' = \text{emp}$$

$$\{ P \} \text{CAS}_{X,rlx}(\ell, v, v') \{ R \}$$

Une logique pour les accès relâchés

Intuition : c'est comme une écriture *release* ou une lecture *acquire* mais sans transfert de ressources.

$$\{ Acq(\ell, \Phi) \} \text{ get}_{rlx}(\ell) \{ \lambda v. \langle \Phi v \neq \text{false} \rangle \}$$

$$\Phi v = \text{emp} \text{ (c.à.d. } \Phi v \text{ est pure et vraie)}$$

$$\{ Rel(\ell, \Phi) \} \text{ set}_{rlx}(\ell, v) \{ Rel(\ell, \Phi) \}$$

Une modeste application : contrôler l'ensemble des valeurs possibles pour la case ℓ , p.ex. $\Phi = \lambda v. \langle 0 \leq v \leq 10 \rangle$.

Vafeiadis & Narayan observent que ces règles sont incorrectes pour C/C++ 2011, car les accès relâchés ont le droit de produire des valeurs *ex nihilo* (*out of thin air*).

$$\text{let } a = \text{get}_{rlx}(X) \text{ in } \quad \parallel \quad \text{let } b = \text{get}_{rlx}(Y) \text{ in}$$
$$\text{set}_{rlx}(Y, a) \quad \parallel \quad \text{set}_{rlx}(X, b)$$

En partant de $X = Y = 0$, on peut (d'après le standard) finir avec $X = Y = 1$.

D'après les règles de Vafeiadis & Narayan, $\Phi = \lambda v. \langle v = 0 \rangle$ est un invariant correct pour X et pour Y .

Le problème des valeurs *ex nihilo*

Un risque majeur : cassent la sûreté du typage et introduisent des failles de sécurité.

Un risque théorique : aucune architecture ou compilateur connu n'exhibe ce comportement.

Un problème de spécification : les définitions axiomatiques (par structures d'événements) des modèles mémoire comme C11 n'arrivent pas à distinguer entre

- comportements avec valeurs *ex nihilo*;
- comportements spéculatifs (de type *load buffering*) corrects.

Une sémantique prometteuse

Kang et al (2017) décrivent une sémantique opérationnelle pour les atomiques de C/C++ 2011, de la forme (simplifiée) suivante :

1- La mémoire partagée M = un ensemble de messages d'écriture

Un message est de la forme $\langle \ell : v @ t \rangle$, représentant l'écriture de la valeur v à l'adresse ℓ à la date t .

On a au plus un message $\langle \ell : v @ t \rangle$ pour un ℓ et un t donné.

Une sémantique prometteuse

Kang et al (2017) décrivent une sémantique opérationnelle pour les atomiques de C/C++ 2011, de la forme (simplifiée) suivante :

1- La mémoire partagée M = un ensemble de messages d'écriture

2- Un processus = une vue V de la mémoire ...

Une vue = une fonction adresse \rightarrow date à laquelle le contenu de cette adresse a été observé pour la dernière fois.

Lire l'adresse ℓ = observer un message $\langle \ell : v @ t \rangle$ avec $t \geq V(\ell)$.

Écrire v en ℓ = envoyer un message $\langle \ell : v @ t \rangle$ avec $t > V(\ell)$ frais.

Dans les deux cas, V est mis à jour : $V[\ell \leftarrow t]$.

Une sémantique prometteuse

Kang et al (2017) décrivent une sémantique opérationnelle pour les atomiques de C/C++ 2011, de la forme (simplifiée) suivante :

- 1- La mémoire partagée M = un ensemble de messages d'écriture
- 2- Un processus = une vue V de la mémoire ...
- 3- ... plus un ensemble P de promesses.


Une promesse = une écriture spéculative = un message déjà dans la mémoire partagée, mais qui devra être réalisé par une vraie écriture plus tard dans l'exécution du processus.

Une sémantique prometteuse

Kang et al (2017) décrivent une sémantique opérationnelle pour les atomiques de C/C++ 2011, de la forme (simplifiée) suivante :

- 1- La mémoire partagée M = un ensemble de messages d'écriture
- 2- Un processus = une vue V de la mémoire ...
- 3- ... plus un ensemble P de promesses.

Invariant maintenu à chaque étape de réduction : il est toujours possible de réduire pour réaliser toutes les promesses. Ceci empêche les comportements *ex nihilo*.



SLR : une logique de séparation pour la sémantique prometteuse

(Svendsen *et al*, 2018.)

Une extension de RSL avec de nouvelles assertions :

$O(\ell, v, t)$ (généralise $Init(\ell)$)

J'ai observé la valeur v à l'adresse ℓ à la date t .

$W^\pi(\ell, X)$ (généralise $\ell \xrightarrow{\pi} v$)

Je détiens la permission π sur l'adresse ℓ .

$X = \{(v_1, t_1), \dots, (v_n, t_n)\}$ est un ensemble d'écritures datées à cette adresse.

Si $\pi = 1$ (permission exclusive), X contient toutes les écritures effectuées en ℓ .

Si $\pi < 1$, X est un sous-ensemble de ces écritures.

Quelques propriétés de l'assertion W

L'assertion est sécable :

$$W^{\pi_1 + \pi_2}(\ell, X_1 \cup X_2) = W^{\pi_1}(\ell, X_1) \star W^{\pi_2}(\ell, X_2)$$

Les écritures sont cohérentes (valeur unique à une date donnée) :

$$W^\pi(\ell, X) \star \langle (v, t) \in X \wedge (v', t') \in X \wedge v \neq v' \rangle \Rightarrow W^\pi(\ell, X) \star \langle t \neq t' \rangle$$

Toutes les écritures sont observées :

$$W^\pi(\ell, X) \star \langle (v, t) \in X \rangle \Rightarrow W^\pi(\ell, X) \star O(\ell, v, t)$$

La réciproque est vraie si la possession est exclusive :

$$W^1(\ell, X) \star O(\ell, v, t) \Rightarrow W^1(\ell, X) \star O(\ell, v, t) \star \langle (v, t) \in X \rangle$$

$\Phi v = \text{emp}$ (c.à.d. Φv est pure et vraie)

$$\left\{ \begin{array}{l} W^\pi(\ell, X) \\ \star \text{Rel}(\ell, \Phi) \\ \star O(\ell, -, t) \end{array} \right\} \text{set}_{rlx}(\ell, v) \left\{ \begin{array}{l} \lambda _. \exists t' > t, \\ W^\pi(\ell, \{(v, t')\} \cup X) \end{array} \right\}$$

Comme dans RSL, une écriture relâchée ne transfère pas de ressources ($\Phi v = \text{emp}$).

L'écriture est reflétée dans l'assertion $W^\pi(\ell, X)$, qui n'a pas besoin d'être exclusive. ($\pi < 1$ est possible!)

$O(\ell, -, t)$ montre que ℓ est initialisée et donne une borne inférieure pour la nouvelle date t' .

$$\left\{ \begin{array}{l} \text{Acq}(\ell, \Phi) \\ \star O(\ell, -, t) \end{array} \right\} \text{get}_{rlx}(\ell) \left\{ \begin{array}{l} \lambda v. \exists t' \geq t, \\ \text{Acq}(\ell, \Phi) \star O(\ell, v, t') \star \nabla(\Phi v) \end{array} \right\}$$

Une lecture non-atomique de la valeur v donne accès à la partie pure $\nabla(\Phi v)$ de l'invariant de ressources Φv , ainsi qu'à une nouvelle observation $O(\ell, v, t')$.

Si on détient la permission complète sur ℓ , la valeur lue est déterminée par la plus récente des écritures.

$$\left\{ \begin{array}{l} \text{Acq}(\ell, \Phi) \\ \star W^1(\ell, X) \end{array} \right\} \text{get}_{rlx}(\ell) \left\{ \begin{array}{l} \lambda v. \exists t, \langle (v, t) = \max(X) \rangle \\ \star \text{Acq}(\ell, \Phi) \star W^1(\ell, X) \star \nabla(\Phi v) \end{array} \right\}$$

Point d'étape

Un constat : les modèles mémoires comme ceux de Java ou de C/C++ 2011 sont compliqués et pas encore parfaitement compris.

There are two ways of constructing a software design. One way is to make it so simple that there are obviously no deficiencies. And the other way is to make it so complicated that there are no obvious deficiencies

(C. A. R. Hoare)

Point d'étape

Un constat : les modèles mémoires comme ceux de Java ou de C/C++ 2011 sont compliqués et pas encore parfaitement compris.

Un espoir : cela ne concerne qu'une poignée de bibliothèques ; le gros des codes parallèles est toujours écrit avec des synchronisations classiques.

Un constat : les modèles mémoires comme ceux de Java ou de C/C++ 2011 sont compliqués et pas encore parfaitement compris.

Un espoir : cela ne concerne qu'une poignée de bibliothèques ; le gros des codes parallèles est toujours écrit avec des synchronisations classiques.

Un outil fort nécessaire : les logiques de programmes!

- Pour abstraire une partie de la complexité du modèle mémoire (cf. RSL, SLR).
- Pour combiner raisonnement en logique de séparation classique et raisonnement spécifique au modèle mémoire.

Bibliographie

Une introduction aux modèles mémoires faiblement cohérents :

- S. V. Adve, H. J. Boehm, *Memory models : a case for rethinking parallel languages and hardware*, Comm. ACM, 2010.

Les logiques RSL et SLR :

- V. Vafeiadis, C. Narayan, *Relaxed separation logic : a program logic for C11 concurrency*, OOPSLA 2013.
- K. Svendsen, J. Pichon-Pharabod, M. Doko, O. Lahav, V. Vafeiadis, *A Separation Logic for a Promising Semantics*, ESOP 2018.

La sémantique «prometteuse» pour C/C++ 2011 :

- J. Kang, C.-K. Hur, O. Lahav, V. Vafeiadis, D. Dreyer, *A promising semantics for relaxed-memory concurrency*, POPL 2017.