Amphithéâtre Maurice Halbwachs, Site Marcelin Berthelot
En libre accès, dans la limite des places disponibles
-

Résumé

Esterel v7, spécification et synthèse de circuits

La conception d’Esterel v7 a commencé en 1999 au Strategic CAD Lab d’Intel à Portland (États-Unis), en commun avec Michael Kishinevsky, mon autre maître à penser dans le domaine des circuits avec J. Vuillemin. M. Kishinevsky avait fait des expériences concluantes avec Esterel v5, trouvant son parallélisme synchrone et ses instructions temporelles bien adaptées au besoin, et ayant vérifié l’efficacité des algorithmes de synthèse et de vérification. Mais il lui semblait indispensable d’augmenter la puissance descriptive du langage en lui intégrant la spécification des chemins de données : représentation des nombres, structuration multiple des mots, tableaux de données et de processus, etc. En 2000 a été créée la société Esterel Technologies, ayant pour but d’industrialiser Esterel v7 et de le commercialiser dans les domaines de CAO de circuits et de logiciels temps-réels critiques. J’en ai été le directeur scientifique jusqu’en 2009. Le double objectif a été abandonné lors du rachat de SCADE en 2003 : Esterel v7 a été affecté aux circuits et SCADE aux logiciels, le travail sur Esterel v7 restant séminal pour la définition de SCADE 6.

Références

[1] Institute of Electrical and Electronics Engineers, projet P1178.