

Esterel de A à Z

4. Traduction d'Esterel en circuits

G rard Berry

Coll ge de France

Chaire Algorithmes, machines et langages

Cours du 7 mars 2018

suivi du s minaire d'Albert Benveniste et Thierry Gautier

gerard.berry@college-de-france.fr

<http://www-sop.inria.fr/members/Gerard.Berry>



COLL GE
DE FRANCE
— 1530 —

Objectifs de ce cours (et du suivant)

- Expliquer la traduction d'Esterel en circuits Booléens
 - qui a résolu tous les problèmes initiaux du langage
 - qui a été industrialisée en grand, et appliquée à des logiciels et circuits complexes, commerciaux ou de recherche
 - qui permet aussi de traduire Esterel en Lustre
 - mais qui n'est pas la seule façon de compiler le langage en codes C ou autres (voir cours 6 pour bien plus efficace)
- Et rendre vraiment propre et formelle une opération fondamentale sur les circuits, le *clock-gating*
 - critique pour l'efficacité énergétique et le multi-horloges

Merci à Jean Vuillemin pour avoir démarré tout ça,
Revoir les cours du 9 avril 2013 (circuits 2-adiques)


Plan du cours

1. Rappels sur les circuits synchrones


Portes combinatoires et registres




$$z = x \text{ or } y$$



$$z = x \text{ and } y$$




$$z = (\text{not } x) \text{ and } y$$




reg

$$y = 0 \rightarrow \text{pre}(x)$$




reg1

$$y = 1 \rightarrow \text{pre}(x)$$



Circuits combinatoires acycliques



Full Adder : $s = x \text{ xor } y \text{ xor } z$


$$c = (x \text{ and } y) \text{ or } (y \text{ and } z) \text{ or } (z \text{ and } x)$$

Si on garde les entrées stables à 0 ou 1, alors, **en temps fini**, les sorties se stabilisent à 0 ou 1, sur les seules valeurs vérifiant les équations

Circuits combinatoires cycliques

(cf. cours du 26/03/2014)


$O = \text{if } C \text{ then } F(G(I)) \text{ else } G(F(I))$



Electriquement sain ssi les sorties
se stabilisent en temps borné

\Leftrightarrow ssi il se comporte comme un circuit acyclique

Circuits séquentiels à combinatoire cyclique



cycle cassé
par le jeton
tournant
(28/03/2014)

Théorème fondamental (Mendler-Berry-Shiple)

Théorème : Un circuit combinatoire cyclique C est **électriquement sain** pour des entrées I si et seulement si ses sorties O peuvent être calculées à partir des équations de C en utilisant seulement la **logique Booléenne constructive** (sans tiers exclu)

Corollaire : Un circuit séquentiel à combinatoire cyclique C est **électriquement sain** si et seulement si ses états accessibles rendent sa partie combinatoire saine

Voir la preuve dans le cours du 26 mars 2014

Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)

nothing

emit S

pause

$p; q$

loop p end

$p \parallel q$

trap T in p end

exit T^k

if S then p else q end

suspend S when p

signal S in p end

ne fait rien et termine instantanément

émet le signal S

arrête l'exécution,

puis redémarre au prochain instant

exécute p puis q si et quand p termine

répète p indéfiniment

exécute p et q en parallèle synchrone

déclare et gère la trappe T dans p

lève la trappe T d'index k

exécute p si S est présent, q sinon

*lance p puis le suspend si S est présent
termine si p termine*

et premier instant où S absent

déclare le signal S local dans p

Deux étapes

1. Ce cours : traduction des circuits sans boucles (loop)
2. Cours du 14/03/2018 :
 - traitement des boucles et de la réincarnation des signaux et instructions
 - formalisation du clock gating par la suspension faible

Un traitement naïf des boucles donnerait des cycles non constructifs, donc électriquement instables

Prendre au sérieux la coloration des termes

(cours 3 du 14/02/2018)

emit X; pause¹;
loop emit Y; pause² end

emit X; pause¹;
loop emit Y; pause² end



emit X; nothing¹;
loop emit Y; pause² end

emit X; pause¹;
loop emit Y; pause² end

emit Y; nothing²;
loop emit Y; pause² end

emit X; pause¹;
loop emit Y; pause² end

=



Nous y reviendrons
au prochain cours

Simplifier la coloration des termes

emit X ; pause¹;
loop emit Y ; pause² end

état { }



emit X ; pause¹;
loop emit Y ; pause² end


état {1}

Georges
Gonthier



emit X ; pause¹;
loop emit Y ; pause² end

état {2}



Parallélisme : plusieurs pause^n possibles dans un état

Simplifier la coloration des termes

emit X ; pause¹;
loop emit Y ; pause² end


p

↓
emit X ; pause¹;
loop emit Y ; pause² end

$\hat{p}\{1\}$

↓
emit X ; pause¹;
loop emit Y ; pause² end

$\hat{p}\{2\}$



p : terme standard

\hat{p} : terme contenant au moins une pause activée

\bar{p} : p ou \hat{p}

nothing

pause

emit S

exit T^k

$p; q$

$p \parallel q$

trap T in p end

if S then p else q end

abort p when S

suspend p when S

signal S in p end

pause

$\hat{p}; q$

$p; \hat{q}$

~~$p; \hat{q}$~~

$\hat{p} \parallel q$

$p \parallel \hat{q}$

$\hat{p} \parallel \hat{q}$

trap T in \hat{p} end

if S then \hat{p} else q end

if S then p else \hat{q} end

~~if S then \hat{p} else q end~~

abort \hat{p} when S

suspend \hat{p} when S

signal S in \hat{p} end

Deux sortes de règles

go : démarrage d'une instruction non activée p

res (*resume*): reprise d'une instruction activée \hat{p}

nothing $\xrightarrow[\text{I}]{\emptyset, 0}$ nothing (*go-nothing*)

pause $\xrightarrow[\text{I}]{\emptyset, 1}$ pause (*go-pause*)

pause $\xrightarrow[\text{I}]{\emptyset, 0}$ pause (*res-pause*)


exit $T^k \xrightarrow[\text{I}]{\emptyset, k}$ nothing (*go-exit*)

emit $S \xrightarrow[\text{I}]{\{S\}, 0}$ nothing (*go-emit*)

Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend

Circuit d'une instruction, v0



E : signaux entrants


GO : démarrage de **p**

RES : reprise de \hat{p}

SUSP : suspension de \hat{p}

KILL : mort de \hat{p} à la fin de l'instant

Circuit d'une instruction, v0



E' : signaux émis

SEL : sélection (activation), indique p si 0 et \hat{p} si 1


$K0, K1, K2, \dots$: codes de terminaison (*one-hot*)

Fils mis à 0 par défaut si non mentionnés

Circuit de la pause, v0

1990:


in **GO**, out **K0**, **K1**, **SEL**



Activation de la pause

1990:

go: REG=0; in GO=1; out K0=0, K1=1, SEL=0; REG←1




Reprise de la pause \Rightarrow terminaison, v0

1990:

go: REG=0; in GO=1; out K0=0, K1=1, SEL=0; REG \leftarrow 1

res: REG=1; in GO=0; out K0=SEL=1, K1=0; REG \leftarrow 0



Mais abort contrôle la reprise

$$p \xrightarrow[I]{O, k} \bar{p}'$$

(go-abort)

$$\text{abort } p \text{ when } S \xrightarrow[I]{O, k} \text{abort } \bar{p}' \text{ when } S$$

$$S \notin I \quad \hat{p} \xrightarrow[I]{O, k} \bar{p}'$$

(res-abort-)


$$\text{abort } \hat{p} \text{ when } S \xrightarrow[I]{O, k} \text{abort } \bar{p}' \text{ when } S$$

$$S \in I$$

$$\text{abort } \hat{p} \text{ when } S \xrightarrow[I]{\emptyset, 0} \text{abort } p \text{ when } S$$

(res-abort+)

Contrôle de la reprise $\Rightarrow RES$



$SEL=RES=1$: reprise de \hat{p}

$SEL=1, RES=0$: abort fort de \hat{p}

$SEL=0$: $RES=0$ ou $RES=1$ n'ont aucun effet sur p


Circuit de pause, v1

1990:

go : $REG=0$; in $GO=1$, $RES=0$; out $K0=0$, $K1=1$, $SEL=0$; $REG \leftarrow 1$

res : terminer si activé ; in $RES=1$

abort : mourir sans terminer ; in $RES=0$




RES et REG à 1 \Rightarrow terminaison

1990:

go : REG=0 ; in GO=1, RES=0 ; out K0=0, K1=1, SEL=0 ; REG \leftarrow 1

res : REG=1 ; in GO=0, RES=1 ; out K0=SEL=1, K1=0 ; REG \leftarrow 0

abort fort : entrée RES=0




$RES=0 \Rightarrow$ abort du pause sans terminaison

1990:


go : $REG=0$; in $GO=1, RES=0$; out $K0=0, K1=1, SEL=0$; $REG \leftarrow 1$

res : $REG=1$; in $GO=0, RES=1$; out $K0=SEL=1, K1=0$; $REG \leftarrow 0$


abort : $REG=1$; in $GO=RES=0$; out $K0=K1=0, SEL=1$; $REG \leftarrow 0$



Circuit pour « abort p when S »




Circuit pour « abort p when S », go




abort retardé \Rightarrow GO est directement transmis à p

Circuit pour « abort \hat{p} when S », S absent



RES est transmis à \hat{p} , qui mettra un des K_i à 1

Circuit pour « abort \hat{p} when S », S présent



RES n'est pas transmis à \hat{p} , **K0** est mis à 1

Mais trap contrôle la préemption faible

$$\bar{p} \xrightarrow[I]{O, k} \bar{p}'$$

(*go-res-trap*)

$$\text{trap } T \text{ in } \bar{p} \text{ end} \xrightarrow[I]{O, \downarrow k} \text{trap } T \text{ in } \bar{p}' \text{ end}$$

$$p \xrightarrow[I]{O, k} \bar{p}'$$

(*go-trap*)

$$\text{trap } T \text{ in } p \text{ end} \xrightarrow[I]{O, \downarrow k} \text{trap } T \text{ in } \bar{p}' \text{ end}$$

$$\hat{p} \xrightarrow[I]{O, k} \bar{p}'$$

(*res-trap*)

$$\text{trap } T \text{ in } \hat{p} \text{ end} \xrightarrow[I]{O, \downarrow k} \text{trap } T \text{ in } \bar{p}' \text{ end}$$

Le cas intéressant: sortie de cette trappe, $k=2$


$$\bar{p} \xrightarrow[\text{I}]{0,2} \bar{p}'$$

(*go-res-trap-2*)

$$\text{trap } T \text{ in } \bar{p} \text{ end} \xrightarrow[\text{I}]{0,0} \text{trap } T \text{ in } p \text{ end}$$

Tous les pause sont transformés en pause

Contrôle de la préemption faible \Rightarrow *KILL*



$GO=KILL=1, SEL=0$: p démarre normalement, mais meurt
 $RES= KILL=1, SEL=1$: \hat{p} agit normalement, mais meurt

Circuit de pause, v2


1990:

go : REG=0 ; in GO=1, RES=0 ; out K0=0, K1=1, SEL=0 ; REG ← 1

res : REG=1 ; in GO=0, RES=1 ; out K0=SEL=1, K1=0 ; REG ← 0

abort : REG=1 ; in GO=RES=0 ; out K0=K1=0, SEL=1 ; REG ← 0

kill : entrée KILL pour la préemption faible



Circuit de pause, v2


1990:

go : REG=0 ; in GO=1, RES=0 ; out K0=0, K1=1, SEL=0 ; REG ← 1

res : REG=1 ; in GO=0, RES=1 ; out K0=SEL=1, K1=0 ; REG ← 0

abort : REG=1 ; in GO=RES=0 ; out K0=K1=0, SEL=1 ; REG ← 0

go-kill : REG=0 ; in GO=KILL=1, RES=0 ; out K1=1, K0=SEL=0 ; REG ← 0



Circuit de pause, v2

1990:


go : REG=0 ; in GO=1, RES=0 ; out K0=0, K1=1, SEL=0 ; REG ← 1

res : REG=1 ; in GO=0, RES=1 ; out K0=SEL=1, K1=0 ; REG ← 0

abort : REG=1 ; in GO=RES=0 ; out K0=K1=0, SEL=1 ; REG ← 0

go-kill : REG=0 ; in GO=KILL=1, RES=0 ; out K1=1, K0=SEL=0 ; REG ← 0

res-kill : REG=1 ; in GO=0, RES=KILL=1 ; out K1=0, K0=SEL=1 ; REG ← 0



Comportement complet du pause v2

1990:


go : REG=0 ; in GO=1, RES=0 ; out K0=0, K1=1, SEL=0 ; REG ← 1

res : REG=1 ; in GO=0, RES=1 ; out K0=SEL=1, K1=0 ; REG ← 0


abort : REG=1 ; in GO=RES=0 ; out K0=K1=0, SEL=1 ; REG ← 0

go-kill : REG=0 ; in GO=KILL=1, RES=0 ; out K1=1, K0=SEL=0 ; REG ← 0

res-kill : REG=1 ; in GO=0, RES=KILL=1 ; out K1=0, K0=SEL=1 ; REG ← 0




Circuit pour « trap T in p end »




K2 devient **K0** et revient dans **KILL**, **K1** inchangé
les autres décalés d'un cran vers le bas ($\downarrow k$)

Circuit pour « trap T in p end »




Si \bar{p} rend $K2=1$, terminaison de cette trappe avec $K0=1$
et mort de \bar{p} par $KILL$

Circuit pour « trap T in p end »




Un $KILL$ venant d'une trappe englobante est propagé mais \bar{p} s'exécute normalement avant de mourir, avec un K_i à 1


Circuit pour « trap T in p end »




Un $KILL$ venant d'une trappe englobante est propagé mais \bar{p} s'exécute normalement avant de mourir, avec un K_i à 1



E'



SEL



1995 : suspend contrôle la suspension

$$p \xrightarrow[I]{O, k} \bar{p}'$$

suspend p when $S \xrightarrow[I]{O, k}$ suspend \bar{p}' when S

(*go-suspend*)

$$S \notin I \quad \hat{p} \xrightarrow[I]{O, k} \bar{p}'$$

suspend \hat{p} when $S \xrightarrow[I]{O, k}$ suspend \bar{p}' when S


(*res-suspend-*)

$$S \in I$$

suspend \hat{p} when $S \xrightarrow[I]{\emptyset, 1}$ suspend \hat{p} when S

(*res-suspend+*)

Contrôle de la suspension \Rightarrow SUSP




RES=SEL=1, SUSP=0 : reprise de p


SEL=1, RES=0, SUSP=1 : suspension de \hat{p}

Note : pour l'instant, **RES** et **SUSP** sont incompatibles
RES # SUSP i.e. $\neg(\text{RES and SUSP})$

Circuit de « suspend p when S »




Circuit de « suspend p when S », démarrage




suspension retardée \Rightarrow GO est transmis à p

Circuit de « suspend p when S », S absent




RES est transmis à \hat{p}

Circuit de « suspend p when S », S présent



SUSP est transmis à \hat{p}

« suspend p when S », $SUSP$ propagé




Si ne suspension englobante a mis l'entrée $SUSP$ à 1,
ce signal est transmis à \bar{p} .

Marche aussi pour p mort, $SUSP$ laissant les registres à 0

Circuit de pause, final

1995:

suspend: être suspendu si activé. Fil : entrée **SUSP**




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}((GO \text{ or } (SUSP \text{ and } SEL)) \text{ and not } KILL)$

Suspension d'une pause active




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}(\underline{GO \text{ or } (SUSP \text{ and } SEL)}) \text{ and not } KILL$

Suspension tuée




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}(\underline{GO \text{ or } (SUSP \text{ and } SEL)}) \text{ and not } KILL$

Démarrage d'une pause




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}(\underline{GO \text{ or } (SUSP \text{ and } SEL)}) \text{ and not } KILL$

Terminaison d'une pause active




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}(\underline{GO \text{ or } (SUSP \text{ and } SEL)}) \text{ and not } KILL$

Abort d'une pause active




$K0 = RES \text{ and } REG$

$K1 = GO$

$SEL = REG$

$REG = \text{pre}(\underline{GO \text{ or } (SUSP \text{ and } SEL)}) \text{ and not } KILL$

Pause mort-née



$K0 = \text{RES and REG}$

$K1 = \text{GO}$

$\text{SEL} = \text{REG}$

$\text{REG} = \text{pre}(\underline{\text{GO or (SUSP and SEL)}} \text{ and not KILL})$

Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend
- 5. Circuits de séquence et if**

Règles de la séquence « $p ; q$ »

$$\frac{\bar{p} \xrightarrow[l]{O, 0} p \quad q \xrightarrow[l]{O', k} \bar{q}'}{\quad}$$

(*go-res-l-seq-0*)

$$\bar{p}; q \xrightarrow[l]{O \cup O', k} p; \bar{q}'$$

$$\frac{\bar{p} \xrightarrow[l]{O, k} \bar{p}' \quad k \neq 0}{\quad}$$

(*go-res-l-seq-k>0*)

$$\bar{p}; q \xrightarrow[l]{O, k} \bar{p}'; q$$

$$\frac{\hat{q} \xrightarrow[l]{O, k} \bar{q}'}{\quad}$$

(*res-r-seq*)

$$p; \hat{q} \xrightarrow[l]{O, k} p; \bar{q}'$$

La séquence : séparation des cas pour p


$$\frac{p \xrightarrow[\perp]{O, k} \bar{p}' \quad k \neq 0}{p; q \xrightarrow[\perp]{O, k} \bar{p}'; q} \quad (go-l-seq-k > 0)$$

$$\frac{\hat{p} \xrightarrow[\perp]{O, k} \bar{p}' \quad k \neq 0}{\hat{p}; q \xrightarrow[\perp]{O, k} \bar{p}'; q} \quad (res-l-seq-k > 0)$$


$$\frac{p \xrightarrow[\perp]{O, 0} p \quad q \xrightarrow[\perp]{O', k} \bar{q}'}{p; q \xrightarrow[\perp]{O \cup O', k} p; \bar{q}'} \quad (go-seq-0)$$

$$\frac{\hat{p} \xrightarrow[\perp]{O, 0} p \quad q \xrightarrow[\perp]{O', k} \bar{q}'}{\hat{p}; q \xrightarrow[\perp]{O \cup O', k} p; \bar{q}'} \quad (res-l-seq-0)$$


Circuit pour « $p ; q$ »




1. démarrage de p , qui pause




1. démarrage de p , qui pause



2. terminaison de \hat{p} , démarrage de q qui pause




2. terminaison de \hat{p} , démarrage de q qui pause



Note : **RES** est sans action sur q tant qu'il n'a pas démarré

3. fin de \hat{q} qui sort de la trappe 2



Note : **RES** est sans action sur p qui est mort

Invariant fondamental de la séquence

Pour tout état de toute séquence « p ; q »
 p et q ne peuvent pas être tous deux sélectionnés :
 $SELp \# SELq$, *i.e.* not ($SELp$ and $SELq$)

preuve :

1. L'état « \hat{p} ; \hat{q} » est inatteignable par les règles

Fondamental pour la vérification et l'optimisation

Règles de if

$$S \in I \quad p \xrightarrow[I]{O, k} \bar{p}'$$

$$\text{if } S \text{ then } p \text{ else } q \text{ end} \xrightarrow[I]{O, k} \text{if } S \text{ then } \bar{p}' \text{ else } q \text{ end}$$

(go-present)

$$S \notin I \quad q \xrightarrow[I]{O, k} \bar{q}'$$

$$\text{if } S \text{ then } p \text{ else } q \text{ end} \xrightarrow[I]{O, k} \text{if } S \text{ then } p \text{ else } \bar{q}' \text{ end}$$

(go-absent)

$$\hat{p} \xrightarrow[I]{O, k} \bar{p}'$$

$$\text{if } S \text{ then } \hat{p} \text{ else } q \text{ end} \xrightarrow[I]{O, k} \text{if } S \text{ then } \bar{p}' \text{ else } q \text{ end}$$


(res-then)

$$\hat{q} \xrightarrow[I]{O, k} \bar{q}'$$


$$\text{if } S \text{ then } p \text{ else } \hat{q} \text{ end} \xrightarrow[I]{O, k} \text{if } S \text{ then } p \text{ else } \bar{q}' \text{ end}$$

(res-else)


Circuit pour « if *S* then *p* else *q* end »




Circuit pour « if S then p else q end », S présent




Circuit pour « if S then p else q end », S présent



« if S then p else q end », reprise de \hat{p}



Circuit pour « if S then p else q end », S absent



Invariant fondamental du if

Pour tout état de tout test « if **S** then **p** else **q** end »
p et **q** ne peuvent pas être tous deux sélectionnés :
 $SELp \# SELq$, i.e. $\text{not}(SELp \text{ and } SELq)$

preuve :

1. L'état « if **S** then \hat{p} else \hat{q} end » est inatteignable par les règles

Fondamental pour la vérification et l'optimisation

Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend
5. Circuits de séquence et if
- 6. Circuit du parallèle**

Règles du parallèle

$$\frac{p \xrightarrow[l]{O, k} \bar{p}' \quad q \xrightarrow[l]{O', l} \bar{q}' \quad m = \max(k, l)}{p \parallel q \xrightarrow[l]{O \cup O', m} \bar{p}' \parallel \bar{q}'}$$

(go-parallel)

$$\frac{\hat{p} \xrightarrow[l]{O, k} \bar{p}' \quad \hat{q} \xrightarrow[l]{O', l} \bar{q}' \quad m = \max(k, l)}{\hat{p} \parallel \hat{q} \xrightarrow[l]{O \cup O', m} \bar{p}' \parallel \bar{q}'}$$

(res-lr-parallel)


$$\frac{\hat{p} \xrightarrow[l]{O, k} \bar{p}'}{\hat{p} \parallel q \xrightarrow[l]{O \cup O', k} \bar{p}' \parallel q}$$

(res-l-parallel)

$$\frac{\hat{q} \xrightarrow[l]{O', l} \bar{q}'}{p \parallel \hat{q} \xrightarrow[l]{O \cup O', l} p \parallel \bar{q}'}$$


(res-r-parallel)

Circuit pour $p || q$




cas où
 p est vivant
et q mort

Circuit pour $p \parallel q$, calcul du max




Circuit pour $\hat{p} || q$ avec q mort




cas où p est vivant et q mort

Le synchroniseur (max-unit 2-adique, Gonthier)




Le synchroniseur (max-unit 2-adique, Gonthier)



Calcul du max :

1. un seul des LEM / L_m (REM, R_n) vaut 1 à chaque instant
2. si L_m vaut 1, en identifiant LEM et L_0 , alors
 - a. tous les X_i valent 0 pour $i < m$
 - b. tous les X_j valent 1 pour $j > m$
3. Idem pour le REM / R_n valant 1
4. Donc, pour $k = \max(m, n)$, seul K_k vaut 1, CQFD

Propriété essentielle : la propagation des 0




Dès qu'on sait $LEM=L0=L1=0$, on dérive $K0=K1=0$, même en ne sachant rien sur les R_j !



Propager les 1, c'est calculer *Must*
Propager les 0, c'est calculer *Cannot*

Le synchroniseur (max-unit 2-adique, Gonthier)



Marche même si L et R ont plusieurs 1 :
calcule en fait un **Max** d'ensembles d'entiers,


$$\text{Max}(L,R) = \{ \max(l,r) \mid l \in L, r \in R \}$$

qui se code en 2-adiques par la formule magique de Gonthier

$$\text{Max}(L,R) = (L \text{ or } R) \text{ and } (L \text{ or } \neg L) \text{ and } (R \text{ or } \neg R)$$

(voir cours SMT du 23/03/2016 pour la preuve automatique en **Why**)

La Daisy Chain plus classique pour max



Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend
5. Circuits de séquence, et if
6. Circuit de parallèle
- 7. Circuit de signal**

Règles comportementales de « signal S in p end »

$$\bar{p} \xrightarrow[\text{I} \cup \{S\}]{O, k} \bar{p}' \quad S \in O$$

$$\text{signal } S \text{ in } \bar{p} \text{ end} \xrightarrow[\text{I}]{O \setminus \{S\}, k} \text{signal } S \text{ in } \bar{p}' \text{ end}$$


(*go-res-signal+*)

$$\bar{p} \xrightarrow[\text{I} \setminus \{S\}]{O, k} \bar{p}' \quad S \notin O$$

$$\text{signal } S \text{ in } p \text{ end} \xrightarrow[\text{I}]{O, k} \text{signal } S \text{ in } p' \text{ end}$$

(*go-res-signal-*)

Circuit de « signal S in p end »




Peut engendrer des cycles, mais
programme constructif \Rightarrow cycles électriquement sains


Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend
5. Circuits de séquence, et if
6. Circuit de parallèle
7. Circuit de signal
8. L'ossature d'un circuit et les invariants d'états

La syntaxe abstraite d'un terme



L'ossature d'un circuit



Plan du cours

1. Rappels sur les circuits synchrones
2. La sémantique par termes marqués (états)
3. Interface des circuits
4. Circuits de pause, abort, trap et suspend
5. Circuits de séquence, et if
6. Circuit de parallèle
7. Circuit de signal
- 8. Le théorème principal**

Liaison sémantique constructives / circuits

Théorème : Pour tout p constructif, et toute suite d'entrées pour p , le circuit de p est électriquement sain et calcule exactement sa sémantique constructive.

Preuve :

1. étendre *Must* et *Can* aux \hat{p}
2. montrer que la propagation des 1 calcule *Must*
3. et que la propagation des 0 calcule *Cannot*

Preuve en cours en Coq,
voir le séminaire de Lionel Rieg le 28 mars 2018
Quid de la réciproque (vraie je pense) ?

A suivre au prochain cours

- *Clock-gating* → weak suspend
- Traitement des boucles et le la réincarnation des signaux et instructions

